First Hit

L9: Entry 6 of 36

File: JPAB

Oct 19, 2001

PUB-NO: JP02001290757A

DOCUMENT-IDENTIFIER: JP 2001290757 A TITLE: CIRCUIT FOR DATA PROCESSING

PUBN-DATE: October 19, 2001

INVENTOR-INFORMATION:

NAME

COUNTRY

MIYAMOTO, YOSHIHISA

ASSIGNEE-INFORMATION:

NAME

COUNTRY

MURATA MACH LTD

APPL-NO: JP2000103383 APPL-DATE: April 5, 2000

INT-CL (IPC): $\underline{G06} \ \underline{F} \ \underline{13/28}; \ \underline{G06} \ \underline{F} \ \underline{13/12}; \ \underline{G06} \ \underline{F} \ \underline{13/38}$

ABSTRACT:

PROBLEM TO BE SOLVED: To prevent an error by transferring data without omitting the data in performing DMA transfer.

SOLUTION: This data processing circuit 30 is provided with a $\overline{\text{FIFO}}$ memory 31 having 4-byte storage capacity. A memory $\overline{\text{controller}}$ 32 changes switches SW1 to SW6 to a contact RX (receiving) side and performs DMA transfer of a plurality of bytes of image data stored in the memory 31 from a fax modem 10 to an $\overline{\text{SDRAM}}$ 9 subjected to transfer $\overline{\text{control}}$ by a DMAC 20 in a CPU 1, and meanwhile changes the switches SW1 to SW6 to a contact TX (transmitting) side and $\overline{\text{controls}}$ image data subjected to DMA transfer from the $\overline{\text{SDRAM}}$ 9 so as to be transferred to the modem 10 by one byte at a time.

e e. e

COPYRIGHT: (C) 2001, JPO

(12) 公開特許公報(A)

(11)特許出顧公開番号

特開2001-290757

(P2001-290757A)

(43)公開日 平成13年10月19日(2001.10.19)

(51) Int.CL7		識別記号	FΙ		5	;マコ-ド(多考)
G06F	13/28	310	G06F	13/28	310D	5B014
	13/12	340		13/12	340B	5B061
	13/38	310		13/38	310H	5B077

審査請求 未請求 請求項の数3 OL (全 11 頁)


(21)出願番号	特顧2000-103383(P2000-103383)	(71)出顧人 000006297 村田楊妹株式会社
(22)出顧日	平成12年4月5日(2000.4.5)	京都府京都市南区吉祥院南落合町 3 番地 (72) 発明者 宮本 敬久
		京都府京都市伏見区竹田向代町136番地 村田機械株式会社本社工場内
		(74)代理人 100062144
		弁理士 青山 葆 (外2名)
		Fターム(参考) 5B014 EAD3 FA16 GCD4 GCD5 GC14
		CC23 CD24 CD45
		5B061 BA03 DD09 DD11 FF02 QQ01
		SS01
		58077 AA04 AA15 AA23 BA02 BA07
		BB07 DD01 GC36

(54) 【発明の名称】 データ処理回路

(57)【要約】

【課題】 DMA転送時においてデータを欠落させることなく転送してエラーを防止する。

【解決手段】 データ処理回路30は4バイトの記憶容量を有するFIFOメモリ31を備える。メモリコントローラ32は、スイッチSW1乃至SW6を接点RX(受信)側に切り換えて、ファックスモデム10からFIFOメモリ31に格納された複数バイトの画像データを、CPU1内のDMAC20によって転送制御されるSDRAM9にDMA転送する一方、スイッチSW1乃至SW6を接点TX(送信)側に切り換えて、SDRAM9からDMA転送された画像データを、1バイト毎にファックスモデム10に転送するように制御する。



Best Available Copy

1

【特許請求の範囲】

【請求項1】 入出力回路とホスト制御回路のデータメ モリとの間に設けられ、複数の単位のデータを格納する バッファメモリと、入出力回路からバッファメモリに格 **枘された複数の単位のデータをデータメモリにDMA転** 送する一方、データメモリからDMA転送されたデータ を、単位毎に入出力回路に転送するように制御する制御 手段とを備えたことを特徴とするデータ処理回路。

【請求項2】 請求項1記載のデータ処理回路におい

のデータ転送要求の時間間隔に、バッファメモリに格納 される単位数を乗じた時間が、DMA転送に要する時間 より長く設定されたことを特徴とするデータ処理回路。 【請求項3】 請求項1又は2記載のデータ処理回路に おいて、上記バッファメモリはFIFO (first in fir st out)メモリを含み、上記制御手段は、入出力回路か らのデータ転送要求信号に基づき、上記バッファメモリ から上記単位ずつデータを読み出して出力するととも に、ホスト制御回路に対してDMA転送を要求すること を特徴とするデータ処理回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、例えばファクシミ リ装置等の通信端末装置のファックスモデムなどの入出 カ回路と、例えばCPUなどのホスト制御回路のデータ メモリとの間に設けられ、これらの間でデータをダイレ クト・メモリ・アクセス (DMA) 転送するためのデー 夕処理回路に関する。

[0002]

【従来の技術】例えば、従来例のファクシミリ装置にお 30 いて、ファックスモデムなどの入出力回路と、CPUな どのホスト制御回路のデータメモリとの間で画像データ を高速で転送するために、DMA転送が用いられてい る。ここで、入出力回路とデータメモリとの間でDMA 転送する場合、入出力回路の転送要求が、DMA転送に 要する時間よりも短い間隔で発生することがある。例え ば、伝送速度が14.4kbpsであるモデムで、モデ ム自体にバッファメモリを持たない場合には、モデムか らの転送要求は555マイクロ秒の時間間隔で発生す る。これに対して、モデムからデータメモリへ、もしく 40 はデータメモリからモデムへのDMA転送では、データ メモリにおけるメモリバンクの切り換え等のために、1 ミリ秒の時間を必要とする。

[0003]

【発明が解決しようとする課題】従って、従来例のDM A転送では、モデムからのデータ、又はモデムへのデー タが取りこぼされ、通信エラーや復号エラーが発生する という問題点があった。

【0004】本発明の目的は以上の問題点を解決し、D MA転送時においてデータを欠落させることなく転送し 50 り受信した画像データをハードコピーとして記録紙にプ

てエラーを防止することができるデータ処理回路を提供 することにある。

[0005]

【課題を解決するための手段】本発明に係る請求項1記 載のデータ処理回路は、入出力回路とホスト制御回路の データメモリとの間に設けられ、複数の単位のデータを 格納するバッファメモリと、入出力回路からバッファメ モリに格納された複数の単位のデータをデータメモリに DMA転送する一方、データメモリからDMA転送され て、入出力回路からのデータ転送要求又は入出力回路へ 10 たデータを、単位毎に入出力回路に転送するように制御 する制御手段とを備えたことを特徴とする。

> 【0006】また、請求項2記載のデータ処理回路は、 請求項1記載のデータ処理回路において、入出力回路か らのデータ転送要求又は入出力回路へのデータ転送要求 の時間間隔に、バッファメモリに格納される単位数を乗 じた時間が、DMA転送に要する時間より長く設定され たことを特徴とする。

【0007】さらに、請求項3記載のデータ処理回路 は、請求項1又は2記載のデータ処理回路において、上 20 記バッファメモリはFIFO (first in first out) メ モリを含み、上記制御手段は、入出力回路からのデータ 転送要求信号に基づき、上記バッファメモリから上記単 位ずつデータを読み出して出力するとともに、ホスト制 御回路に対してDMA転送を要求することを特徴とす る。

[0008]

【発明の実施の形態】以下、図面を参照して本発明に係 る実施形態について説明する。

【0009】図1は、本発明に係る一実施形態であるフ ァクシミリ装置100の構成を示すブロック図であり、 図2は、図1のデータバッファ回路30の内部構成を示 す回路図である。この実施形態に係るファクシミリ装置 100は、入出力回路であるファックスモデム10と、 ホスト制御回路のデータメモリである画像メモリのSD RAM9との間に、図2のデータバッファ回路30を設 けたことを特徴としている。

【0010】まず、図1のファクシミリ装置100の構 成及び動作について説明する。図1において、ファクシ ミリ装置100は、従来のG3方式等のファクシミリ通 信機能を備えている。 CPU1は、 画像メモリであるS DRAM9の画像データのDMA転送を制御するDMA コントローラ (以下、DMACという。) 20を内蔵 し、バス13を介して以下のハードウェア各部と接続さ れていてそれらを制御するほか、後述する種々のソフト ウェアの機能を実行する。スキャナ2は、CCD等を利 用した画像読取部で原稿を読み取り、白黒2値に変換し たビットマップの画像データをSDRAM8に出力して 格納する。プリンタ3は電子写真方式等の画像記録部で あり、他のファクシミリ装置からファクシミリ通信によ

リントアウトして記録する。表示部4は、液晶表示装置 (LCD) 又はCRTディスプレイ等の表示装置であ り、当該ファクシミリ装置100の動作状態を表示した り、送信すべき原稿のイメージデータ、及び受信したイ メージデータの表示を行う。

【0011】操作部5は、当該ファクシミリ装置100 を操作するために必要な文字キー、ダイヤル用テンキ ー、短縮ダイヤルキー、ワンタッチダイヤルキー、及び 各種のファンクションキー等を備える。なお、上述の表 示部4をタッチパネル方式とすることにより、この操作 10 部5の各種キーのうちの一部又は全部を代用するように 構成してもよい。

【0012】ROM6は、当該ファクシミリ装置100 の動作に必要であってCPU1によって実行される種々 のソフトウェアのプログラムを予め格納する。RAM7 は、SRAM又はフラッシュメモリ等で構成され、CP U1のワーキングエリアとして使用されてプログラムの 実行時に発生する一時的なデータを記憶する。なお、R AM7としてフラッシュメモリを使用した場合には、停 電、装置の移動等のために電源が遮断された場合にもそ 20 構成及び動作について説明する。図2において、データ のデータの内容が失われない。SDRAM8はページメ モリであり、スキャナ2で読み取ったビットマップの画 像データを格納するとともに、受信され復号化された後 のビットマップの画像データを格納する。また、SDR AM9は符号化された画像データを格納する画像メモリ であり、その動作はCPU1内のDMAC20によって 制御される。ここで、画像データの送信時は、送信すべ き符号化された画像データがSDRAM 9からデータバ ッファ回路30を介してファックスモデム10にDMA 転送されて相手方のファクシミリ装置に対して送信され 30 る一方、画像データの受信時は、受信された符号化され た画像データがファックスモデム10からデータバッフ ァ回路30を介してSDRAM9にDMA転送される。 【0013】ファックスモデム10は、公衆電話回線し に接続され、通常のファクシミリ通信用のファックスモ デムの機能を有するモデムであり、FSK信号として受 信される発信電話番号情報のデータを復調してCPU1 に出力する。NCU (ネットワーク制御回路: Network Control Unit) 11はアナログの公衆電話回線Lの直流 ループなどの閉結及び開放の動作を行いかつ自動ダイヤ ル機能を有するハードウェア回路であり、必要に応じて ファックスモデム10を公衆電話回線しに接続する。こ こで、NCU11は、発信電話番号通知サービスにおけ るID受信端末起動信号、通常の電話呼出信号の検出を 行うとともに、必要に応じて発信電話番号通知サービス における1次応答信号及び2次応答信号を発信すること ができる。なお、NCU11を所定のターミナルアダプ 夕及びDSU(加入者線終端装置: Digital Service Un it)を介して、ベースバンド伝送方式のデジタル回線 (例えば、ISDN回線) に接続するようにしてもよ

11

【0014】以上のように構成された本実施形態のファ クシミリ装置100は、通常のG3方式等のファクシミ リ通信機能を有している。ファクシミリ通信機能におい て、スキャナ2により読み取られたビットマップの画像 データは一旦SDRAM8に格納された後、ファクシミ リ通信の規格で定められているMH, MR, MMR等の 符号化方式に従ってソフトウェアにより符号化されてS DRAM9に格納され、次いで、当該画像データがSD RAM9からデータバッファ回路30を介してファック スモデム10にDMA転送されて相手方のファクシミリ 装置に対して送信される。一方、逆に相手先のファクシ ミリ装置から受信した符号化データは、ファックスモデ ム10からデータバッファ回路30を介してSDRAM 9にDMA転送された後、ソフトウェアによりビットマ ップの画像データに復号化されて一旦SDRAM8に格 納され、次いで、画像記録部3からハードコピーとして 記録紙にプリントされて出力される。

【0015】次いで、図2のデータバッファ回路30の バッファ回路30は、(a)4バイトのデータを格納す るバッファメモリである先入れ先出しメモリ(以下、F IFO (first in first out) メモリという。) 31 と、(b) このFIFOメモリ31の動作を制御するメ モリコントローラ32と、(c) TX(送信)、RX (受信)、TH (直接転送の通過) のうちのいずれか2 つの接点を選択的に切り換えるスイッチSW1乃至SW 6及びSW15と、(d) 画像データの直接転送 (NO R) とDMA転送 (DMA) を選択的に切り換えるスイ ッチSW11乃至SW14と、(e)バッファアンプA P1乃至AP4と、(f)双方向入出力ポートP1, P 2と、を備えて構成される。

【0016】このデータ処理回路30は4バイトの記憶 容量を有するFIFOメモリ31を備え、メモリコント ローラ32は、スイッチSW1乃至SW6を接点RX (受信) 側に切り換えて、ファックスモデム10からF IFOメモリ31に格納された複数バイトの画像データ を、CPU1内のDMAC20によって転送制御される SDRAM9にDMA転送する一方、スイッチSW1乃 至SW6を接点TX (送信) 側に切り換えて、SDRA M9からDMA転送された画像データを、1パイト毎に ファックスモデム10に転送するように制御することを 特徴としている。ここで、ファックスモデム10からの 画像データの転送要求又はファックスモデム10への画 像データの転送要求の時間間隔(例えば、555マイク ロ秒)に、FIFOメモリ31に格納されるバイト数 (4バイト)を乗じた時間は、好ましくは、DMA転送 に要する時間 (例えば、1ミリ秒) より長く設定され る。また、メモリコントローラ32は、ファックスモデ 50 ム10からのデータ転送要求信号/IREQ1に基づ

き、FIFOメモリ31から1バイトずつ画像データを 読み出して出力するとともに、CPU1内のDMAC2 Oに対してDMA転送を要求する。

【0017】なお、図面に示している信号の上線は、ロ ーレベルでアクティブとなることを示すが、この明細書 で記述できないために、上線に代えて、"/"を用い て、例えば/IREQ1、/DACKと記載する。

【0018】また、このデータ処理回路30において は、メモリコントローラ32は、スイッチSW1乃至S W6を接点TH(直接転送の通過)側に切り換えて、フ 10 バスの入出力書込制御信号/IOWの信号線はメモリコ ァックスモデム10と、SDRAM9とをFIFOメモ リ31を介さずに直接に接続してファックスモデム10 とSDRAM9との間でデータを直接転送するように制 御することを特徴としている。また、メモリコントロー ラ32は、スイッチSW11乃至SW14を接点DMA (DMA転送) 側と接点TH (直接転送の通過) 側とに 選択的に切り換えて、ファックスモデム10とCPU1 との間の制御信号を伝送するための信号線(ファックス モデム10におけるアドレスバスA0-A4, /CSM DM, /IOWMDM, /IORMDM等) を、DMA 20 転送と直接転送とで選択的に切り換えることを特徴とし ている。

【0019】図2において、CPU1のデータバスDO -D7 (8ピット) は、双方向入出力ポートP1と、バ ッファアンプAP1と、スイッチSW3の接点TX側 と、スイッチSW1の接点TX側とを介してFIFOメ モリ31の入力端子31aに接続される。また、FIF Oメモリ31の出力端子31bは、スイッチSW2の接 点TX側と、スイッチSW4の接点TX側と、バッファ アンプAP3と、双方向入出力端子P2とを介してファ 30 ックスモデム10のデータバスD0-D7に接続され る。一方、ファックスモデム10のデータバスD0-D 7(8ビット)は、双方向入出力ポートP2と、バッフ ァアンプAP4と、スイッチSW6の接点RX側と、ス イッチSW1の接点RX側とを介してFIFOメモリ3 1の入力端子に接続される。また、FIFOメモリ31 の出力端子31bは、スイッチSW2の接点RX側と、 スイッチSW5の接点RX側と、バッファアンプAP2 と、双方向入出力端子P1とを介してCPU1のデータ バスDO-D7に接続される。さらに、スイッチSW3 40 の接点TH側はスイッチSW4の接点TH側に接続さ れ、スイッチSW6の接点TH側はスイッチSW5の接 点TH側に接続される。

【0020】また、CPU1のアドレスバスA0-A4 (5ビット)は、スイッチSW11の接点TH側を介し てファックスモデム10のアドレスバスA0-A4に接 続され、DMAC20の送信アドレスパスTXA0-T XA4 (5ビット)は、スイッチSW15の接点TX側 及びスイッチSW11の接点DMA側を介してファック スモデム10のアドレスバスA0-A4に接続され、D 50 される一方、ファックスモデム10からのデータはバッ

MAC20の受信アドレスバスRXA0-RXA4(5 ビット)は、スイッチSW15の接点RX側及びスイッ チSW11の接点DMA側を介してファックスモデム1 0のアドレスバスA0-A4に接続される。

【0021】さらに、CPU1の制御バスのチップセレ クト信号/CSMの信号線はメモリコントローラ32に 接続されるとともに、スイッチSW12の接点TH側を 介してファックスモデム10のチップセレクト信号/C SMDMの信号線に接続される。また、CPU1の制御 ントローラ32に接続されるとともに、スイッチSW1 3の接点TH側を介してファックスモデム10の入出力 書込制御信号/IOWMDMの信号線に接続される。さ らに、CPU1の制御バスの入出力読出制御信号/IO Rの信号線はメモリコントローラ32に接続されるとと もに、スイッチSW14の接点TH側を介してファック スモデム10の入出力読出制御信号/IORMDMの信 号線に接続される。

【0022】また、DMA転送時において用いるメモリ コントローラ32のチップセレクト信号/CSMFの信 号線は、スイッチSW12の接点DMA側を介してファ ックスモデム10のチップセレクト信号/CSMDMの 信号線に接続され、DMA転送時において用いるメモリ コントローラ32の入出力書込制御信号/IOWRFの 信号線は、スイッチSW13の接点DMA側を介してフ ァックスモデム10の入出力書込制御信号/IOWMD Mの信号線に接続され、DMA転送時において用いるメ モリコントローラ32の入出力読出制御信号/IORR Fの信号線は、スイッチSW14の接点DMA側を介し てファックスモデム10の入出力読出制御信号/IOR MDMの信号線に接続される。

【0023】メモリコントローラ32は、ファックスモ デム10からのデータ転送要求信号/IREQ1と、C PU1内のDMAC20からのデータ受信肯定応答信号 **/DACK、チップセレクト信号/CSM、入出力書込** 制御信号/IOW及び入出力読出制御信号/IORに応 答して、詳細後述するように、DMAC20に対してデ ータ転送要求信号/MREQを発生し、スイッチSW1 乃至SW6及びSW11乃至SW15の切り換え動作を 制御するとともに、FIFOメモリ31へのデータの書 き込み及びFIFOメモリ31からのデータの読み出し 動作を制御する。

【0024】以上のように構成されたデータ処理回路3 Oにおいて、ファックスモデム10とSDRAM9との 間の直接転送時においては、メモリコントローラ32 は、スイッチSW1乃至SW6及びSW11乃至SW1 4をそれぞれ接点TH側に切り換える。このとき、SD RAM9からのデータは、バッファアンプAP1及びA P3を介してファックスモデム10のデータバスに出力

ファアンプAP4及びAP2を介してSDRAM9に出 力される。また、CPU1からのアドレスデータは、ス イッチSW11の接点TH側を介してファックスモデム 10のアドレスバスに出力される。 さらに、CPU1か らのチップセレクト信号/CSMは、スイッチSW12 の接点TH側を介してファックスモデム10のチップセ レクト信号/CSMDMの信号線に出力され、CPU1 からの入出力書込制御信号/IOWは、スイッチSW1 3の接点TH側を介してファックスモデム10の入出力 書込制御信号/IOWMDMの信号線に出力され、CP 10 クスモデム10に出力される。 U1からの入出力読出制御信号/IORは、スイッチS W14の接点TH側を介してファックスモデム10の入 出力読出制御信号/IORMDMの信号線に出力され る。

【0025】この場合、通常のステータスアクセス時の 直接転送の経路も形成できるので、DMA転送以外の直 接転送を可能にしている。ここで、ステータスアクセス とは、例えば、ファックスモデム10のステータスをC PU1側で読み出し、もしくは、CPU1からファック スモデム10に対して、変調方式、通信速度、ダイヤル 20 種別の設定などのモデムの設定データ(例えば、ATコ マンド)をこの直接転送で伝送することができる。

【0026】また、DMA転送の送信時においては、メ モリコントローラ32は、スイッチSW11乃至SW1 4を接点DMA側に切り換えるとともに、スイッチSW 1, SW2, SW3, SW4及びSW15をそれぞれ接 点TX側に切り換える。このとき、SDRAM9からの データは、バッファアンプAP1と、スイッチSW3の 接点TX側と、スイッチSW1の接点TX側とを介して モリ31から読み出されるデータは、スイッチSW2の 接点TX側と、スイッチSW4の接点TX側と、バッフ ァアンプAP3とを介してファックスモデム10のデー タバスに出力される。また、DMAC20からの送信ア ドレスデータは、スイッチSW15の接点TX側と、ス イッチSW11の接点DMA側とを介してファックスモ デム10のアドレスパスに出力されるとともに、メモリ コントローラ32で発生される各制御信号/CSMF, /IOWRF, /IORDFはそれぞれ、スイッチSW 12, SW13, SW14の接点DMA側を介してファ 40 ックスモデム10に出力される。

【0027】さらに、DMA転送の受信時においては、 メモリコントローラ32は、スイッチSW11乃至SW 14を接点DMA側に切り換えるとともに、スイッチS W1, SW2, SW5, SW6及びSW15をそれぞれ 接点RX側に切り換える。このとき、ファックスモデム 10からのデータは、バッファアンプAP4と、スイッ チSW6の接点RX側と、スイッチSW1の接点RX側 とを介してFIFOメモリ31に出力されて格納され、

チSW2の接点RX側と、スイッチSW5の接点RX側 と、バッファアンプAP2とを介してCPU1のデータ バスに出力される。また、DMAC20からの受信アド レスデータは、スイッチSW15の接点RX側と、スイ ッチSW11の接点DMA側とを介してファックスモデ ム10のアドレスバスに出力されるとともに、メモリコ ントローラ32で発生される各制御信号/CSMF,/ IOWRF, /IORDFはそれぞれ、スイッチSW1 2, SW13, SW14の接点DMA側を介してファッ

R

【0028】上述したように、従来例のファクシミリ装 置において、ファックスモデム10からSDRAM9に DMA転送するとき、ファックスモデム10は、常に一 定間隔(例えば、555マイクロ秒)でデータの転送を 要求する場合がある。一方、DMAC20は、SDRA M9内でのメモリバンク切り換えなど再設定が必ずあ り、それを行う時間が必要となる。そこで、本実施形態 では、この時間を確保しながら、一定間隔でデータを出 力するファックスモデム10からデータを取りこぼすこ となく転送できるデータバッファ回路30を、ファック スモデム10とSDRAM9との間に挿入している。 【0029】次いで、図2を参照して、DMAC20に よって制御されるSDRAM9とファックスモデム10 との間で行われるデータ転送について説明する。SDR AM9とファックスモデム10との間でDMA転送を行 う場合、ファックスモデム10からのデータ転送要求信 号/IREQ1に応答して、DMAC20は、SDRA M9でデータを受けられる準備が出来た時点で、データ 受信肯定応答信号/DACKのイネーブル信号をメモリ FIFOメモリ31に出力されて格納され、FIFOメ 30 コントローラ32に返信する。この状態でデータのDM A転送が開始される。

> 【0030】ファックスモデム10は、14.4kbp sの伝送速度に対応する時間間隔(555マイクロ秒) に1バイトのタイミングでデータ転送を行う。 ファック スモデム10内にバッファメモリがないため、ファック スモデム10からのデータの出力を止めることができな い。ここで、問題になるのがCPU1内のDMAC20 であり、メモリバンク切換等の再起動のための割込み処 理を行う時間が必ず必要になることである。ファックス モデム10からのデータを555マイクロ秒毎に受信し なければ、データは上書きされ結果として通信エラーを 引き起こすことになり、ここで、割り込み処理は通常1 ミリ秒を要する。

【0031】そこで、本実施形態では、一時的にファッ クスモデム10から出力されるデータを蓄えておき、割 込み処理時間を確保できればデータが欠落することはな い。以上の背景から、割り込み処理時間を確保しデータ 欠落をなくすデータバッファ回路30を設けている。 こ のデータバッファ回路30では、図2に示すように、S FIFOメモリ31から読み出されるデータは、スイッ 50 DRAM9と、ファックスモデム10との間にFIFO

メモリ31を核とした回路を設けている。そして、この データバッファ回路30では、ファックスモデム10か ら一定間隔で転送されるデータをDMA転送してFIF Oメモリ31に格納する。FIFOメモリ31に1バイ トのデータが格納されたときに、メモリコントローラ3 2は、データ転送要求信号/MREQ信号をDMAC2 Oに対して出力し、これに応答して、DMAC20から のデータ受信肯定応答信号/DACKに基づいて、FI FOメモリ31に格納されたデータを読み取ってSDR AM9にDMA転送する。

9

【0032】ここで、FIFOメモリ31は4バイトの 記憶容量を有しているので、555マイクロ秒×4バイ ト=2. 22ミリ秒 (最大) までは、DMAC20のS DRAM9へのデータの書き込み処理に対してマージン を与えることができる。DMAC20の割込処理時間の 1ミリ秒には十分の値を持つ。すなわち、ファックスモ デム10からの画像データの転送要求又はファックスモ デム10への画像データの転送要求の時間間隔(例え ば、555マイクロ秒) に、FIFOメモリ31に格納 送に要する時間 (例えば、1ミリ秒) より長く設定され ている。

【0033】また、データの送信時には、ファックスモ デム10からFIFOメモリ31にデータをDMA転送 し、ファックスモデム10は、所定の時間間隔(例え ば、555マイクロ秒)毎に、データ転送要求信号/I REQ1をメモリコントローラ32に出力し、これに応 答して、メモリコントローラ32は、FIFOメモリ3 1からデータを1バイトずつ読み出して、SDRAM9 にDMA転送する。

【0034】本実施形態において、ファックスモデム1 OからのデータのDMA転送と、DMAC20からのデ ータのDMA転送は非同期で動作するが、FIFOメモ リ31内のデータの上書き、欠落、出力の順番が入れ替 わるなどが無いようにメモリコントローラ32により制 御される。また、ファックスモデム10に対して発生す るチップセレクト信号/CSMF、入出力書込制御信号 /IOWRF、及び入出力読出制御信号/IORDF信 号などの制御信号は、ファックスモデム10の動作タイ ミングに合わせて発生され、ここで、汎用的に、チップ 40 セレクト信号/CSMF、入出力書込制御信号/IOW RF、及び入出力読出制御信号/IORDF信号などの 制御信号の各信号幅を変更可能に調整できるようになっ ている。

【0035】 本実施形態において、 データのDMA転送 は、ファックスモデム10からSDRAM9への受信方 向と、SDRAM9からファックスモデム10への送信 方向との双方向があるが、図2に示す1つのデータバッ ファ回路30で実現している。ここで、メモリコントロ ーラ32は、これらの方向を制御する制御信号を用いて 50 88"の書き込みが行われる。その後、時刻t7で、D

スイッチSW1乃至SW6及びSW15を選択的に切り 換えることにより送信方向と受信方向を選択的に切り換 えることができる。これにより論理素子のゲート数を減 らすことができ、当該回路構成を簡単にすることがで き、回路コストを大幅に低減させている。また、DMA 転送中において、通常のステータスアクセスが出来るよ うに、直接転送の通過 (TH) モードを有しており、こ れにより、データバッファ回路30を介さずに、SDR AM9とファックスモデム10との間でデータ転送を行 10 うことができる。

[0036]

【実施例】図3は、図1のモデム10からデータバッフ ァ回路10を介してCPU1にデータを受信するときの データバッファ回路30の受信時の動作を示すタイミン グチャートである。

【0037】図3において、まず、時刻t1で、ファッ クスモデム10はデータ転送要求信号/IREQ1をア クティブローレベルにし、時刻t 2で、メモリコントロ ーラ32は、ファックスモデム10へのチップセレクト されるバイト数(4バイト)を乗じた時間は、DMA転 20 信号/CSMFをアクティブローレベルにし、かつ入出 力読出制御信号/IORDFをアクティブローレベルに して、FIFOメモリ31に最初の1バイトのデータ" 11" を書き込む。 次いで、 時刻 t 3で、 メモリコント ローラ32は、DMAC20へのデータ転送要求信号/ MREQをアクティブローレベルにする。これに応答し て、DMAC20からのデータ受信肯定応答信号/DA CKがアクティブローレベルになると、メモリコントロ ーラ32からの入出力読出制御信号がアクティブローレ ベルになり、FIFOメモリ31から最初の1バイトの 30 データ"11"がCPU1のデータバスに出力される。 【0038】次いで、時刻t4で、ファックスモデム1 Oからのデータ転送要求信号/IREQ1が再びアクテ ィブローレベルになると、上記の動作が繰り返され、F IFOメモリ31に2バイト目のデータ"33"が書き 込まれた後、読み出されてSDRAM9にDMA転送さ れる。そして、時刻 t 5で、3回目にデータ転送要求信 号/IREQ1がアクティブローレベルになったことに より、メモリコントローラ32からのデータ転送要求信 号/MRE Qがアクティブローレベルになるが、このと き、DMAC20からのデータ受信肯定応答信号/DA CKがアクティブローレベルにならないため、このとき は、FIFOメモリ31に対する次のデータ"55"の 書き込みのみが行われる。

【0039】さらに、時刻t6で、4回目にデータ転送 要求信号/IREQ1がアクティブローになったときに も、まだ、DMAC20からのデータ転送要求信号/M REQがアクティブローレベルのままで、データ受信肯 定応答信号/DACKがアクティブローレベルになって いないので、FIFOメモリ31に対する次のデータ"

MAC20からのデータ受信肯定応答信号/DACKが アクティブローレベルになったときに、入出力読出制御 信号/IORがアクティブローレベルにされ、FIFO メモリ31からデータ"55"が読み出されてSDRA M9に対してDMA転送される。そして、以下同様にし て処理が続く。

【0040】 図4は、 図1のCPU1からデータバッフ ァ回路30を介してモデム10にデータを送信するとき のデータバッファ回路30の送信時の動作を示すタイミ からのデータ転送要求信号/MREQのエッジで検知す る仕様に基づいた処理である。

【0041】図4において、まず、時刻t11におい て、ファックスモデム10は、送信すべきデータを要求 するためにデータ転送要求信号/IREQ1をアクティ ブローレベルにし、これに応答して、メモリコントロー ラ32は、時刻t12でデータ転送要求信号/MREQ をアクティブローレベルにし、DMAC20からのデー タ受信肯定応答信号/DACKがアクティブローレベル IOWをアクティブローレベルにして最初の1バイトの データ"11"をFIFOメモリ31に書き込む。そし て、時刻t13で、データ転送要求信号/IREQ1が アクティブローレベルのままなので、さらに、時刻t1 4で、メモリコントローラ32は、DMAC20へのデ ータ転送要求信号/MREQを再びアクティブローレベ ルにし、これに応答して、DMAC20もデータ受信肯 定応答信号/DACK及び入出力読出制御信号/IOW をアクティブローレベルにして2バイト目のデータ"3 3"をFIFOメモリ31に書き込む。

【0042】次いで、時刻も15で、同様にして、3バ イト目のデータ"55"をFIFOメモリ31に書き込 み、時刻16で、同様にして、4バイト目のデータ"8 8" をFIFOメモリ31に書き込む。この時刻t16 で、メモリコントローラ32は、チップセレクト信号/ CSMF及び入出力読出制御信号/IOWRFをアクテ ィブローレベルにしてFIFOメモリ31に格納されて いるデータ"11"を、ファックスモデム10への送信 データとして読み出し、ファックスモデム10に出力す る。その後、データ転送要求信号/IREQ1はデアク 40 ティブハイレベルになる。

【0043】さらに、時刻t17で、5バイト目のデー タ"AA"が時刻t12と同様にしてFIFOメモリ3 1に書き込まれ、時刻t 18でデータ転送要求信号/I REQ1が再びアクティブローレベルに変化し、これに 応答して、メモリコントローラ32は、チップセレクト 信号/CSMF及び入出力書込制御信号/IOWRFを アクティブローレベルにして、FIFOメモリ31に格 枘されている2パイト目のデータ"33"を読み出して ファックスモデム10に出力する。そして、時刻t19 50 ルにし、1バイト目のデータ"11"をFIFOメモリ

で、メモリコントローラ32は、データ転送要求信号/ MREQをアクティブローレベルにするが、この場合に は、データ受信肯定応答信号/DACKがアクティブロ ーレベルになっていないので、すぐにFIFOメモリ3 1へのデータの書き込みは行われない。

【0044】そして、時刻t20で、データ転送要求信 号/IREQ1がアクティブローレベルになり3バイト 目のデータ"55"がFIFOメモリ31から読み出さ れてファックスモデム10に出力される。さらに、時刻 ングチャートであり、これは、メモリコントローラ32 10 t21及びt22ではそれぞれ、時刻t20と同様にし て、4バイト目のデータ"88"及び5バイト目のデー タ"AA"がFIFOメモリ31から順次読み出され、 ファックスモデム10に出力される。このとき、5パイ ト目のデータ"AA"を読み出したときに、FIFOメ モリ31は空になる。また、データ転送要求信号/MR EQは、時刻19の時点から継続してアクティブローレ ベルのままにされている。さらに、時刻23で、データ 受信肯定応答信号/DACKがアクティブローレベルに なり、時刻t12と同様にして6バイト目のデータ"B になる。また、DMAC20は、入出力書込制御信号/ 20 B"がFIFOメモリ31に書き込まれる。そして、以 下同様にして処理が続く。

> 【0045】図5は、図1のCPU1からデータバッフ ァ回路30を介してモデム10にデータを送信するとき のデータバッファ回路30の変形例に係る送信時の動作 を示すタイミングチャートであり、これは、メモリコン トローラ32からのデータ転送要求信号/MREQの所 定のレベルで検知する仕様に基づいた処理である。

【0046】図5において、まず、時刻t31でファッ クスモデム10は、データ転送要求信号/IREQ1を 30 アクティブローレベルにし、これに店答して、メモリコ ントローラ32はデータ転送要求信号/MREQをアク ティブローレベルにする。次いで、時刻t32で、DM AC20は、データ転送要求信号/MREQがアクティ ブローレベルにあるのを確認して、データ受信肯定応答 信号/DACKをアクティブローレベルにしかつ入出力 書込制御信号/IOWをアクティブローレベルにして、 1バイト目のデータ"11"をFIFOメモリ31に書 き込む。さらに、時刻33で、データ転送要求信号/M REQがアクティブローレベルであるので、DMAC2 Oは、時刻t32以降のSDRAM9からのデータをF IFOメモリ31に書き込む処理をFIFOメモリ31 が一杯になるまで続ける。すなわち、2バイト目のデー タ"33"と、3バイト目のデータ"55"と、4バイ ト目のデータ"88"とを順次FIFOメモリ31に書 き込む。その後、メモリコントローラ32はデータ転送 要求信号/MREQをデアクティブローレベルにする。 【0047】次いで、時刻t34で、メモリコントロー ラ32は、チップセレクト信号/CSMF及び入出力書 込制御信号/IOWRFをそれぞれアクティブローレベ 造することができる。

構成で問題なく形成できる。

31より読み出してファックスモデム10に出力する。 このとき、時刻t35で、FIFOメモリ31に空き領 域ができたので、メモリコントローラ32はデータ転送 要求信号/MREQをアクティブローレベルにする。 但 し、この場合には、直ちに、DMAC20からのデータ 受信肯定応答信号/DACKがアクティブローレベルに ならないので、FIFOメモリ31への新しいデータの 書き込みは行われない。

【0048】さらに、時刻t36で、データ受信肯定応 答信号/DACKがアクティブローレベルになると、5 10 御する。 すなわち、 通常のステータスアクセス時の直接 バイト目のデータ"AA"をFIFOメモリ31に書き 込む。そして、時刻t37で、データ転送要求信号/I REQ1がアクティブローレベルになると、メモリコン トローラ32は、チップセレクト信号/CSMF及び入 出力読出制御信号/IOWRFをそれぞれアクティブロ ーレベルにして、FIFOメモリ31から2バイト目の データ"33"を読み出してファックスモデム10に出 力する。

【0049】そして、時刻t38で、FIFOメモリ3 1に空き領域ができたので、メモリコントローラ32は 20 データ転送要求信号/MRE Qをアクティブローレベル にする。さらに、時刻t39、時刻t40、時刻t41 では、時刻t37と同様にして、FIFOメモリ31か ら、3バイト目のデータ"55"と、4バイト目のデー タ"88"と、5バイト目のデータ"AA"が順次FI FOメモリ31から読み出される。次いで、時刻42 で、データ転送要求信号/MREQのローレベルの状態 に応答して、DMAC20は、データ受信肯定応答信号 **/DACKをアクティブローレベルとし、かつ入出力書** バイト目のデータ" BB" がFIFOメモリ31に書き 込まれる。そして、以下同様にして処理が続く。

【0050】以上説明したように、本実施形態によれ ば、データ処理回路30は4バイトの記憶容量を有する FIFOメモリ31を備え、メモリコントローラ32 は、スイッチSW1乃至SW6を接点RX(受信)側に 切り換えて、ファックスモデム10からFIFOメモリ 31に格納された複数バイトの画像データを、CPU1 内のDMAC20によって転送制御されるSDRAM9 にDMA転送する一方、スイッチSW1乃至SW6を接 40 点TX (送信) 側に切り換えて、SDRAM9からDM A転送された画像データを、1バイト毎にファックスモ デム10に転送するように制御する。従って、データが 欠落することによるシステムのエラーを防止することが でき、入出力回路がモデムの場合には、通信エラー、復 号エラーを防止することができる。

【0051】また、入出力回路であるファックスモデム 10からホスト制御回路側のSDRAM9へのデータの 転送、SDRAM9からファックスモデム10へのデー タの転送のいずれについても、図2の1つのデータバッ 50 タメモリとの間に設けられ、複数の単位のデータを格納

ファ回路30でDMA転送を可能にしている。従って、 データバッファ回路30は簡単な構成を有し、安価に製

14

【0052】さらに、このデータ処理回路30において は、メモリコントローラ32は、スイッチSW1乃至S W6を接点TH(直接転送の通過)側に切り換えて、フ ァックスモデム10と、SDRAM9とをFIFOメモ リ31を介さずに直接に接続してファックスモデム10 とSDRAM9との間でデータを直接転送するように制 転送の経路も形成できるので、DMA転送以外の直接転 送を可能にし、データバッファ回路30を用いて簡単な

【0053】また、メモリコントローラ32は、スイッ チSW11乃至SW14を接点DMA(DMA転送)側 と接点TH (直接転送の通過) 側とに選択的に切り換え て、ファックスモデム10とCPU1との間の制御信号 を伝送するための信号線(ファックスモデム10におけ るアドレスバスAO-A4、/CSMDM、/IOWM DM、/IORMDM等)を、DMA転送と直接転送と で選択的に切り換える。すなわち、データバッファ回路 30は、制御信号の信号線も切り換えることができ、D MA転送以外のステータスアクセスの直接転送を可能に し、データバッファ回路30を用いて簡単な構成で問題 なく形成できる。

【0054】 <変形例>以上の実施形態においては、フ ァクシミリ装置100の例について述べているが、本発 明はこれに限らず、公衆電話網又は公衆デジタル回線網 などの公衆網に接続された、例えば電話機、データ通信 込制御信号/IOWをアクティブローレベルにして、6 30 装置などを含む通信端末装置や、パーソナルコンピュー タなどの制御装置に適用することができる。

> 【0055】以上の実施形態においては、入出力回路と してバッファメモリを有しないファックスモデム10を 例示しているが、本発明はこれに限らず、例えばCCD カメラ、ビデオカメラ、ルータ装置、ターミナルアダプ タなどの、バッファメモリを有しない入出力回路に広く 適用することができる。

【0056】以上の実施形態においては、4バイトのF IFOメモリ31を用いているが、本発明はこれに限ら ず、バッファメモリであるFIFOメモリ31の記憶容 量は、ファックスモデム10からの画像データの転送要 求又はファックスモデム10への画像データの転送要求 の時間間隔 (例えば、555マイクロ秒) に、FIFO メモリ31の記憶容量のバイト数を乗じた時間が、SD RAM9のDMA転送に要する時間 (例えば、1ミリ 秒)より長くなるように設定されればよい。

[0057]

【発明の効果】以上詳述したように本発明に係るデータ 処理回路によれば、入出力回路とホスト制御回路のデー 15

するバッファメモリと、入出力回路からバッファメモリ に格納された複数の単位のデータをデータメモリにDM A転送する一方、データメモリからDMA転送されたデ 一夕を、単位毎に入出力回路に転送するように制御する 制御手段とを備える。従って、データが欠落することに よるシステムのエラーを防止することができ、入出力回 路がモデムの場合には、通信エラー、復号エラーを防止 することができる。

【図面の簡単な説明】

【図1】 本発明に係る一実施形態であるファクシミリ 10 13…バス、 装置100の構成を示すブロック図である。

【図2】 図1のデータバッファ回路30の内部構成を 示す回路図である。

【図3】 図1のモデム10からデータバッファ回路1 Oを介してCPU1にデータを受信するときのデータバ ッファ回路30の受信時の動作を示すタイミングチャー トである。

【図4】 図1のCPU1からデータバッファ回路30 を介してモデム10にデータを送信するときのデータバ ッファ回路30の送信時の動作を示すタイミングチャー 20 トである。


【図5】 図1のCPU1からデータバッファ回路30 を介してモデム10にデータを送信するときのデータバ ッファ回路30の変形例に係る送信時の動作を示すタイ ミングチャートである。

【符号の説明】

- 1...CPU、
- 9…SDRAM(画像メモリ)、
- 10…ファックスモデム、
- 20…ダイレクト・メモリ・アクセス・コントローラ
- (DMAC),
- 30…データバッファ回路、
- 31···FIFOメモリ、
- 32…メモリコントローラ、
- 100…ファクシミリ装置、
- AP1乃至AP4…バッファアンプ、
- P1, P2…双方向入出力ポート、
- SW1乃至SW6, SW11乃至SW15…スイッチ。

【図1】


卖货形態




Best Available Copy

el F.


【図2】



【図3】



【図4】



【図5】

